Računanje hitrosti s fazno zaklenjeno PLL na FPGA vezju /

The paper presents preference of field-programmable gate arrays -FPGA. PLL based profile generator is described and implement in FPGA and DSP system. Experimental model was implemented on Nexys Digilent board. Simulations and experimental results show the feasibility of the proposed method for veloc...

Popoln opis

Shranjeno v:
Bibliografske podrobnosti
Main Authors: Horvat, Robert, 1983- (Author), Jezernik, Karel. (Author)
Format: Book Chapter
Jezik:Slovenian
Teme:
Sorodne knjige/članki:Vsebovano v: Zbornik Osemnajste mednarodne elektrotehniške in računalniške konference - ERK 2009, 21-23. september 2009, Portorož, Slovenija
Oznake: Označite
Brez oznak, prvi označite!

Vzdrževanje sistema

Trenutno vzdržujemo knjižnični informacijski sistem.

Informacije o zalogi so trenutno nedostopne. Opravičujemo se za nevšečnosti in vas prosimo da nas ponovno kontaktirate:

it.ukm@um.si